VHDL
- Дата создания:
- 1983
- Создан под влиянием:
- Парадигма:
VHDL (не путать с Verilog HDL) — язык для описания аппаратуры интегральных схем, был разработан в 1983 г. по заказу Министерства Обороны США. VHDL создан как средство описания цифровых систем, однако существует подмножество языка — VHDL AMS , позволяющее описывать смешанные и цифро-аналоговые схемы.
На языке VHDL созданы описания открытых микропроцессоров ERC32 и LEON .
Элементы синтаксиса:
| Комментарий до конца строки | -- ... |
|---|---|
| Последовательность | ; |
| Если - то | if <boolexp> then <exp> |
| Если - то - иначе | if <boolexp> then <exp> else <exp2> end if |
| Цикл for - next для диапазона целых чисел с инкрементом на 1 | for i in <value1> to <value2> loop ... end loop |
Комментарии
]]>blog comments powered by Disqus
]]>